Korean Patent Application Unexamined Publication No. 2000-0074705 Published December 15, 2000

Title of the Invention:

Manufacturing method of MOS transistor

Abstract:

The present invention relates to a manufacturing method of a MOS transistor. A conventional manufacturing method of a MOS transistor has a problem in that deterioration is caused in properties of a device due to influence of generation of thermoelectric charge as the deepening of integration proceeds. In view of this problem, the present invention comprises: the step of forming a trench in a substrate with an impurity area formed thereon, and forming an insulating film inside the trench; the step of etching an upper entire surface of the insulating film and a portion of an intermediate concentration source/drain to a predetermined depth, and then forming a channel area in the etched area; the step of sequentially forming a low and a high concentration impurity area on an upper entire surface of the channel area and the intermediate concentration source/drain, etching a portion of the high and low concentration impurity areas to expose the channel area and the intermediate concentration source/drain in its vicinity, so as to form a low concentration source/drain and a high concentration source/drain sequentially laminated on top of the intermediate concentration source/drain; and the step of forming a gate oxide on a lateral side of the etched portions of the low concentration source/drain and the high concentration source/drain as well as on top of the exposed channel area and intermediate concentration source/drain, and forming a gate electrode on top of the gate oxide which has a top surface coplanar with a top surface of the high concentration source/drain. The source and drain is formed by a laminated intermediate, low and high concentration structure, with an isolation area formed in the substrate area between the source and drain, so that even when the integration of a device is deepened, generation of thermoelectric charge is prevented, thereby improving the integration of a MOS transistor and its properties.

What is claimed is:

1. A manufacturing method of a MOS transistor comprising: an intermediate concentration source/drain forming step of forming an impurity area of intermediate concentration on top of a substrate, and then forming a trench in a part of the impurity

area and the substrate therebeneath; a source and drain isolating structure forming step of vapor-depositing an insulating film inside the trench formed in the substrate; a channel area forming step of etching an upper entire surface of the isolating structure and a part of the middle concentration source/drain adjacent to the isolating structure to a predetermined depth, and then filling single crystal silicon in the etched area to form a channel area; a source and drain forming step of forming a low concentration impurity area and a high concentration impurity area sequentially on an upper entire surface of the channel area and the intermediate concentration source/drain, and etching a part of the high concentration impurity area and the low concentration impurity area and exposing the channel area and a part of the intermediate concentration source/drain in its vicinity, so as to form a low concentration source/drain and a high concentration source/drain sequentially laminated on top of the intermediate concentration source/drain; and a gate forming step of forming a gate oxide on a lateral side of the etched portions of the low concentration source/drain and the high concentration source/drain, as well as on top of the exposed channel area and the intermediate concentration source/drain, and forming a gate electrode on top of the gate oxide which has a top surface coplanar with a top surface of the high concentration source/drain.

- 2. The manufacturing method of a MOS transistor according to claim 1, wherein the impurity area of intermediate concentration is formed by ion-implanting in the substrate impurity ions of a conductive type different from the substrate.
- 3. The manufacturing method of a MOS transistor according to claim 1, wherein the impurity areas of low concentration and high concentration are grown using an alternative single crystal growing method.

In the drawings, 1 denotes a substrate, 2 denotes an intermediate concentration source/drain, 3 denotes an isolating film, 4 denotes an isolating film, 5 denotes a channel area, 6 denotes a low concentration source/drain, 7 denotes a high concentration source/drain, and 8 denotes a gate oxide.

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. HOIL 21/334

(11) 공개번호

第2000-0074705

2000년12월15일 (43) 공개일자

	·	
(21) 콜원번호 (22) 출원일자	10-1999-0016829 1999년 05월 25일	·
(71) 물원인	현대반도체 주식회사 김영환 충청복도 청주시 홍덕구 향정동 1번지	
(72) 발명자	정연 <i>우</i> 충청복도청주시용력구향정동 (변지	
(74) 대리인	박장원	

(54) 모스 트랜지스터 제조방법

문학 등 보생은 모스 트랜지스터 제조방법에 관한 것으로, 총래 모스 트랜지스터 제조방법은 집작화가 심화되면서 열전하 발생등의 영향으로 소자의 특성이 말화되는 문제점이 있었다. 이와 같은 문제점을 감안한 문 발생은 상부에 출순률 영역이 형성된 기판에 트랜치를 형성하고 그 트랜치내에 필연막을 형성하는 단계와, 상기 절연막의 상부전면 및 중간농도의 소스 및 드레인의 일부를 소정길이로 식각한 후, 그 식각 영역에 채널영역을 형성하는 단계와, 상기 채널영역과 중간농도 소스 및 드레인의 상부전면에 저농도 및 영역에 채널영역을 형성하는 단계와, 상기 채널영역과 중간농도 소스 및 드레인의 상부전면에 저농도 및 고농도 불순을 영역의 일부를 식각하며 상기고농도 불순을 영역의 일부를 식각하며 상기고농도 불순을 영역의 일부를 시각하며 상기고농도 불순을 영역의 일부를 시각하며 상기고농도 보수된 및 드레인의 고본도 소스 및 드레인을 형성하는 단계와, 상기 저상부에 순차적으로 적출된 저농도 소스 및 드레인과 고농도 소스 및 드레인의 소각부분 측면과 상기 고농도 소스 및 드레인의 상부에 게이트산화막을 형성하고, 그 게이트산화막의 상부에 상기고 농도 소스 및 드레인의 및 드레인의 상부에 게이트산화막을 형성하는 단계로 구성되어, 소스 및 드레인을 상부인과 등원면상의 상부면을 갖는 게이트전국을 형성하는 단계로 구성되어, 소스 및 드레인을 상부인과 등원명인상의 상부면을 갖는 게이트전국을 형성하는 단계로 구성되어, 소스 및 드레인을 증간농도 소스 및 드레인의 상부면과 등원명인상의 상부면을 갖는 게이트전국을 형성하는 단계로 구성되어, 소스 및 드레인을 증간하도, 고봉도의 적축구조로 형성함과 아울러 그 소스와 드레인 사이 기판영역에 분리영역을 혈성하고, 그 특성을 향상시키는 효과가 있다.

UHS.

도1은 중래 000구초 모스 트랜지스터의 단면도

도2는 종래 LDD구조 모스 트랜지스터의 단면도:

治學學도法 대本 도양는 본 활명 모조 토란지스터 제조공정 수준단면도.

##도면의 주요 부분에 대한 부호의 설명·##

2 중간농도 미온주인총

......3,4:격리막 5 채널영역

5:저동도 에피를 사기고등도 에파를

분명이 속하는 기술보다 및 그 보다의 출경기술 본 발명은 무스 트랜지스터 제조방법에 관한 것으로, 특히 채널명역의 하부족에 절면막을 위치시켜, 털전 하르성과 누설전류를 개선하여 모스 트랜지스터의 특성을 향상시키는데 적당하도록 한 모스 트랜지수터 제조방법에 관한 것이다.

일반적으로, 모스 트랜지스터의 전계에 의한 열진하 문제가 대두되기 시작한 것은 전월이 5V로 유지되면 서 소자 크기가 1.5-1.0µm로 줄어든 1980년대 초 부터이다. 이와 같은 열전하 문제를 해결하기 위하여 더불 디퓨즈드 등레인(DDD), 라이클리 도프트 드레인(LDD)동의 변형된 모스 트랜지스터를 개발하였다.이 러한 구조콤은 증간농도를 갖는 사형의 드레인 영역을 피형인 채형영역과 고농도 엔형 드레인 사이에 삽입 하여 드레인 전입이 긴거리에 걸쳐 줄어볼도록 하여 최대 전계를 감소시키는 방법을 사용하였으며, 미와 함은 종래 모스 트랜지스터 제조방법을 청부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 1은 중래 BD구조 모스 트런지스터의 단면도로서, 미에 도시한 바와 같이 피형 기판(1)의 상부에 게미트(2)로 형성한 후, 그 게이트(2)의 속면 기판하부에 저동도 불순을 미온을 깊게 미온주입하고, 고동도불순을 미몬을 기판의 표면영역에 미온주입한 후, 머닐링하며 저농도 소스 및 드레인(3)과 고농도 소스 및 드레인(4)을 형성하였다.

또한, 도2는 총래 LDD구조 모스 트랜지스터의 단면도로서, 미에 도시한 비와 같이 기판(1)의 상부에 제이 트(2)를 형성하고, 그 게이트(2)의 측면 기판(1) 하부에 저동도 불순률 미온을 미온주입하여 저동도 소스 및 드레인(3)을 형성한 후, 그 게이트(2)의 측면에 촉백(5)를 형성하고, 불순을 미온주입을 통해 상기 축 텍(5)의 측면 기판(1) 하부에 고농도 소스 및 드레인을 형성하게 된다.

상기 DDD구조는 2회의 미온주입공정을 통해 용미하게 혈설할 수 있어, 1.2-1.5 μm의 소자에 작용되었으나, 소자의 크기가 1.0 μm의 크기료 할머플면서, 저농도 불순물 미온을 기판의 하부측으로 깊지 미온주입하는 DDD구조의 방식은 게이트(2)기품 실질적으로 줄여 문턱진압을 변화시키고, 단채널효과가 미온주인하는 B의 문제점이 있었다. 미와 같은 문제점을 보완한 구조인 LDD구조는 저동도 소스 및 드레인(4)의 하부에 두지않고, 게이트(2)와 고농도 소스 및 드레인(4)의 하부에 두지않고, 게이트(2)와 고농도 소스 및 드레인(4)의 하부에 두지않고, 게이트(2)와 고농도 소스 및 드레인(4)의 사미에만 (3)을 고농도 소스 및 드레인(4)의 하부에 동지않고, 게이트(2)와 고농도 소스 및 드레인(4)의 하부에 등지않고, 게이트(2)와 고농도 소스 및 드레인(4)의 사미에만 3위치하도록 형성함으로써, 삼기 문제점을 해결하여 5V전원을 사용하는 경우 0.8 μm 정도의 게이트 길이를 갖는 소자에 과지 적용된다.

그러나. 좀래 LDD구조익 모스 트랜지스터는 게이트의 크기가 더 감소할 경우 상기 DDD구조와 동일하게 열 전하의 말생 및 단채널효과의 탐생으로 소자의 특성이 열화되는 문제점이 있었다.

미와 같은 문제점을 감안한 본 탐명은 LDD구조의 모스 트랜지스터의 집책도 한계를 극복하며 집적도를 향상시킬 수 있는 모스 트랜지스터 제조방법을 제공할에 그 목적이 있다.

보염의 구성 및 작용

물명의 구성 및 주점

상기와 같은 목적은 기판의 상부에 중간농도의 물순물 영역의 형성한 후, 그 불순물 영역의 밀부 및 그 하부의 기판에 트런치를 형성하는 중간농도 소스 및 드레인 형성단계와: 상기 기판에 험성한 트런치 내해 하부의 기판에 트런치를 형성하는 중간농도 소스 및 드레인 형성단계와: 상기 분리구조의 상부전면 및 그 분리구조와 인접 결업 중간농도의 소스 및 드레인의 달부를 소청길이로 작각한 후, 그 식각영역에 단결정실리론을 채워 지점한 중간농도의 소스 및 드레인의 일부를 소청길이로 작각한 후, 그 식각영역에 단결정실리론을 채워 지점한 중간농도의 소스 및 드레인의 당부전면에 저농도 불순을 영역과 고농도 불순을 영역과 지능도 불순을 영역과 기능도 불순을 영역과 수가 기준인 등 시작 및 드레인의 상부에 상기 지능도 소스 및 드레인의 상부에 가이트산화막을 형성하고, 그 가이트 학생하는 소스 및 드레인 형성단계와 상기 지능도 소스 및 드레인의 상부에 가이트산화막을 형성하고, 그 가이트 사항되는 형성단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 형부한 도면을 참조하여 상세히 설명한다.

하는 게이트 혈쟁단계로 구정함으로써 발정되는 것으로, 미끄 불로 본 등으로 불우다 구드를 입고하여 함께 해 설명한다.

도3a. 내지 도3e는 본 방당 모스 트랜지스터의 제조공정 수준단면도로서, 이에 도시한 바와 값이 기관(1) 의 상부에 삼기 기관(1)교는 다른 도전형의 불순물 이온을 이온을 이온을 있다. 조간동도의 이온주인용(2)을 함 의 상부에 삼기 기관(1)교는 다른 도전형의 불순물 이온을 이온을 보장하여, 증간동도의 이온주인용(2)와 의부를 노출시킨 후, 노물된 이온주인용(2)과 그 하부의 기관(1)을 소절의 앞이로 작각하운 운전용(2)의 의부를 노출시킨 후, 노물된 이온주인용(2)과 그 하부의 기관(1)을 소절의 앞이로 작각하운 운전용(2)의 일부를 노출시키의 혹은 모든 이용주인용(2)과 하면의 제조장으로 출착하고 필환하여 의리 입출(2) 상부전면과 트랜치의 목면 및 저면에 산화대부등의 철학을 등을 참지하고로 공착하고 필환하여 격리 입출(2) 상부전면과 토란치기로 (1)의 (1)의 (도화)와: 상기 중간농도와 이온주인용(2)과 국리라(3)의 의 소부인명에 포토래지스트(PP2)를 도표하고, 성기 국리라(3,4)과 그 주변부의 중간동도 이온주인용(2)의 상부입부를 직각하는 단계(도화)와: 상기 지급되었습니다. 상무입부를 모든 시기는 도함의 회원에 이온주인을 (2)의 상부입부를 직각하는 단계(도화)와: 상기 지급되었습니다. 상무입부를 보존하다 상기 국리라(3,4)과 이온주인용(2)의 석본역을 보존 시기를 제공하는 단계(도화)와: 상기 개념열역(5)의 본 존간을 (2)의 상부입부를 직각하는 단계(도화)와 경기 구리막(3,4)과 이온주인용(2)의 등의한 도전형의 기본을 제답하다 상기 국리막(3,4)과 이온주인용(2)의 본 등의를 출착하고 기 지능도 에피를 (6)의 본경성실리콘을 증상하는 상계 제공되었습니다. 상무입부를 보존하고 기 지능도 에피를(6)의 본격정실리콘을 증상하고 전혀이 상기 제공도 에피를(6)의 공부에 통일 도전형의 기상도 에피를(7)을 경상시킨 후, 포토레지스트 (무경) 패턴을 석각하는 대체(2)의 (5)을 참석한다는 대체(2)의 기상도 에피를(6)의 심부명의를 심각하면 상기 개념열의(5)의 본 수식관점으로 경기하고 기본도 에피를(6)의 심부명의를 시각하면 상기 개념열의(5)의 본 수식인과 기 개념역의(5)의 자리는 경인을 지수하고 기본을 이온 어디를(9)을 존차적으로 증착하는 단계(도3)와: 상무진만과 기 개념일의(5)의 자리를 제가하고 개인트산화막(8)을 대접함(2)의 분부로 보존시키는 단계(도3)와: 스카르토의(2)의 산부전인과 기 개념일의(5)의 전부를 경기하고 기본도 에피를(7)을 소리되고 이온주인을(2)의 상무되었어 기의를 참하는 단계(도3)와 기관을 제공을 이온을 이온수입하다 상기 때문에 (2)의 시원인 (2)의 사무의 기관을 제공을 이온을 이온수입하다 삼키 때문에 (2)의 사무의 인을 제공하는 단계(도3)와 기관을 제공을 이온을 이온 수강하는 단계(도3)와 기관을 제공을 이온을 이온 의하다 산기 때문에 (2)의 시원인 (2)의 사무의 인을 제공을 제공을 이온 의하다 산기 대표 함시되었다. 기관을 제공을 이온 의하다 산기 대표 (2)의 기관을 제공을 제공을 이온 의하다 산기 대표 (2)의 기관을 제공을 이온 의원인 (2)을 함시한 단계(도3)와 시원인 (2)을 함시한 (2)을 함께 (2)을 함께 (2)을 함께 (2)을 함께 (2)을 하는 전체으로 (2)을 수 경기을 보고되었다. 전체으로 (2)을 관점이 (2)을 함께 (2)을 함께 (2)을 하는 전체으로 (2)을 관점이 (2)을 함께 (2)을 하는 전체으로 (2)을 관점이 (2)을 함께 (2)을

그 다음, 상기 중간농도 미온주입층(2)의 상부전면에 포토레지스트(PR1)를 도표하고, 노광 및 현상하여 상기 중간농도 미온주입층(2)의 상부임부물 노출시키는 패턴을 형성한 후, 그 포토레지스트(PR1) 패턴을 식각마스크로 하는 식각공정으로 상기 노출된 중간농도 미온주입층(2)을 식각하고, 미머서 노출되는 기판 (1)을 소정깊이로 식각하여 트랜치를 형성한다.

그 다음, 도3b에 도시한 바와 같이 삼기 포토레지스트(PRI) 패턴을 제거하고, 산화막 등의 절연막을 고온에서 얇게 중착하며, 삼기 트랜치의 형성으로 인한 기판(1)과 중간농도 이온주입송(2)의 손상을 복원하는에서 얇게 중착하며, 삼기 트랜치의 형성으로 인한 기판(1)과 중간농도 이온주입송(2)의 손상을 복원하는 역리막(3)을 형성하고, 그 격리막(3)의 상부전면에 산화막 등의 격리막(4)을 두껍게 증착한다. 이때의 격격리막(4)은 상기 형성하고, 그 격리막(3)의 상부전면에 산화막 등의 격리막(4)은 등 편집에 증착한 트랜치가 채워질정도로 두껍게 형성하며, 평탄화공정을 통해 삼기 중간농도 미본리막(4)은 상기 현성한 트랜치가 채워질정도로 두껍게 형성하며, 명단화공정을 통해 삼기 중간농도 미본 리막(4)은 상기 현성한 트랜치가 채워질정도로 두껍게 형성하며, 상기 트랜치 내에 위치하는 격리막(3,4)을 형성하게 주입송(2)의 삼부에 증확된 격리막(3,4)을 제거하며, 삼기 트랜치 내에 위치하는 격리막(3,4)을 형성하게

그 다음, 도3c에 도시한 바와 같이 상기 격리막(3,4)과 중간농도 미온주입용(2)의 상부전면에 포토레지스 트(PR2)를 도포하고, 노광 및 헌상하여 상기 격리막(3,4)의 상부전면과 그 격리막(3,4)의 주변부에 위치 하는 중간농도 미온주입흥(2)의 상부일부를 소정면적으로 노출시키는 패턴을 형성한다.

고 다음, 상기 포토레지스트(PR2) 패턴을 식각마스크로 하는 식각공정으로, 성 중간놈도 이온주업출(2)을 소정깊이로 식각하며 채널이 형성될 영역을 정의한다. 삼기 노출된 격리막(3,4)과

그 다음, 도3d에 도시한 바와 같이 살기 포토레지스트(PR2) 패턴을 제거하고, 상기 노출되는 중간농도 미 옥주입송(2)과 격리막(3,4)의 상부전면에 단협정실리콘을 중착하고, 평탄화하며 상기 격리막(3,4)과 미운 주입송(2)의 식각으로 정의된 채널형성영역에 채널영역(5)를 형성한다.

그 다음, 도3e에 도시한 HI와 같이 상기 채널염역(5)과 중간농도 미온주입흥(2)의 상부전면에 선택적 단결정 성장법(selective epitaxia)를 미용하여 저농도 엔형의 실리콘 단결정을 성장시켜, 저농도 에피총(6)을 형성하고, 그 저농도 메피총(6)의 상부에 엔형의 교농도 메피총(7)를 성장시킨다.

그 다음, 상기 교통도 에피층(7)의 상부전면에 포토레지스트(PR3)를 도포하고, 노광 및 현상하며,상기 교통도 에피층(7)의 일부영역을 노출시키는 패턴을 혈성하고, 그 패턴이 협성된 포토레지스트(PR3)를 식각 당도 에피층(7)의 일부를 식각하여 그 하부의 마스크로 하는 식각용정으로, 상기 고통도 애피층(7)과 저동도 에피층(6)의 일부를 식각하여 그 하부의 대소크로 하는 식각용정으로, 상기 고통도 애피층(7)과 저동도 메모주입층의 상부를 소정면적으로 노출시 기업

이와 같은 식각공정을 제미트가 형성될 위치를 설정함과 마을러 모두 엔형인 상기 중간농도 이온주입출 (2), 저농도 에피흥(6), 고농도 에피흥(7) 적흥구조의 소스 및 드레인을 협성하게 된다. 이와 같이 중간 농도, 저농도, 고농도의 적흥구조 소스 및 드레인을 사용할 의 전 그 저농도 영역에서 전계를 효과적으로 감소시키며, 고농도 영역은 외부와의 배선 의 배선과의 접촉저함을 감소시키는 역할을 하며, 낮은 감소시키며, 고농도 영역은 외부와의 배선 의 생성시 그 배선과의 접촉저함을 감소시키는 역할을 하며, 낮은 드레인 주입하에서는 전압의 대부분이 상기 증간농도 이온주입출(2)에서 유지되어 저농도 에피흥(6)은 공 필(DEPLETE)되지 않으나, 위이래의 고농도 중간농도의 영역으로 부터의 전하남청(CARNIEN SPILLOVER)와 필(DEPLETE)되지 않으나, 위이래의 고농도 중간농도의 영역으로 부터의 전하남청(CARNIEN SPILLOVER)와 지농도에 의한 높은 전하이동도에 의해 그 저농도 에피총(6)의 시리즈저항은 작아지게 되며, 높은 드레인 전압에서는 저농도영역이 공필되지만 전하가 얇은 저농도 영역을 포화속도로 지나가게 되므로 역시 시리 조망하는 낮게 된다.

그 다음, 도3f에 도시한 비와 같이 상기 포토레지스트(PR3) 패턴을 제거하고, 상기 구조의 상부전면에 얇은 게이트산화막(8)을 중착하고, 그 게이트산화막(8)의 상부에 상기 저농도 애피충(5)과 고농도 에피충 (7)의 식각영역이 모두 채워지도록 두꺼운 다결정실리콘(9)을 중착한다.

그 다음, 도39에 도시한 바와 같이 상기 중착된 다결정실리콘(9)과 그 하부의 개이트산화막(8)을 평탄화하면 생기 고농도 에피총(7)의 상부원부를 노출시킴으로써, 상기 고농도 에피총(7)과 저농도 에피총(6)의 식각점역 내에 위치하는 게이트를 형성하게 된다.

상기한 비와 같이 본 발명은 채널영역의 하부에 격리막을 형성하여 소스와 드레인의 사이를 완전히 차다 하여 편치 서우의 발생과 부설전류발생을 억제한과 마음러 소스 및 드레인을 마래로 부터 중간동도, 저동 도, 고등모의 적용구조를 갖도록 형성함으로써, 고전계에 의한 영향을 최소화 하며, 자진계에서의 저항을 모스 트랜지스터의 크기가 0.8 pml하의 구조에서도 단채널효과와 열전하가 발생하는 것을 방지하여 모스 트랜지스터의 집적도 및 특성을 향상시키는 효과가 있다.

(57) 874 29

공구한 1

성구한 2


교 1할에 있어서, 상기 중간농도 물순물 영역은 상기 기판과는 다른 도전형의 불순률 미온을 기판에 미온 장마당(이 없었지는 것을 통장으로 하는 모스 트랜지스터 제조방법.

친구한 3


제 I항에 있어서, 상기 저동도 봉순을 영역과 고통도 불순물 영역은 선택적 단결정성장법을 미용하여 성 장시키는 것을 복장으로 하는 모스 트랜지스터 제조방법,

三四


도명1



SB12




*⊊Ø\$*a




E PKAB



<u> E</u>ŽS





Translation of a relevant portion of the Korean office action

Claims 1-11 of the present application relate to a transistor, a manufacturing method thereof, and the like, and are characterized in that the semiconductor film containing the source area and the semiconductor film containing the drain area are formed separately at both sides of an insulating member, and the semiconductor film containing the channel area is formed over the insulating member. The claimed subject matter could have easily been invented by a person with ordinary skill in the art from a manufacturing method of a MOS transistor disclosed in cited reference 1 (Korean Patent Application Unexamined Publication No. 2000-74705) in which the source and the drain are completely isolated by an isolating film formed under the channel area, and a thin-film transistor manufacturing method disclosed in cited reference 2 (Japanese Patent Application Unexamined Publication No. 6-104439) in which the source and the drain are isolated, and the channel area is formed from a different semiconductor layer.